Pour suivre et compléter le MUX2 standard,

Voici une étude de topologie de multiplexeur optimisé, et capable d'être générer récursivement.

Ceci en optimisant le nombre de transistor utilisé !

Mais en gardant le même défaut sur la profondeur Tmax...

Cependant ces multiplexeur peuvent être pipeliné (découpé par étape chacune mise en buffer).

1. Décodage Haut.
2. Traitement des inputs.
3. Décodage Bas.

Le décodage s'effectue donc en 2 partie, et il encercle les inputs !

A comparaison :

1. Un décodeur sur 2 niveau standard utilise, 2+4 transistor.
   1. Soit 2x plus de transistor par niveau, (puis on additionne les niveaux).
2. Ici, un décodeur a 2 niveau aura :
   1. 1 niveau en dessous des inputs (2 transistor).
   2. 1 niveau au dessus   des inputs (2 transistor).

L'on constate donc sur un mux 4 une économie de 2 transistor (le tier).

MUX2

MUX4

MUX16

https://www.falstad.com/circuit/circuitjs.html?ctz=CQAgjCAMB0l3BWcMBMcUHYMGZIA4UA2ATmIxAUgpABZsKBTAWjDACgAzcMFcY3sDRp9eCAdCQxIKNgHdwQkGjwLhKFMMhzVSjUvy7N25Yf0qTW+SfVqMvG1GN3TmewctLnD7NkKmPPn7evmaO8oQ0VA4RUe7aCBhBejH+8YmmCUFx8gg8GekOHrn2esWhHkLmpXmF2pWh9bVcKHjmzoGeouKSsDJcNMRBzo3OYuASUL3aHcFBCH4VNFXCjfOOXNhjHZFUHWNgE1Iy8jtKrbRwINhoYRdR543nFZebvITnr7eD9ypgcOZPbR-Lx6YH2NYeb6mKEoCGcbg3VzILyjbqTaTw4g1Zww1HjHoY+Rg0LE2pEyAg4SsEJk7g00FgGnZOlJKloKJ6Dw8S4ObmxFRc9mmHgRVJEohqUES8raGF6GHMvCDaGEDlGeRK1kgTUyjXXUw62l4fUOY1uAXaRLLbUmzmW96hK2pLh-NYdP4GPZoo5A-5nX5+65ULmBsbvFSfLQAcxA4auYY+DuD0xCYHS7tVtyRaaGAkUHhMOZJLVugip6TLCNuKSLNczHjru1T9bSfiLmR0RQrimz+fieXbA5LRSH5gMPAtJyW4HS9VYvEWvwHinnX0zRahYBb4tFRZFVO34GlW6om8PZ6ojdLQr3N774sulZ1lY8z8Uz-Sr+VlY7L6BjLbCsAKPScWRAm0BGHbQzXAmCi1ffUJwoUdbidIs0LyENnD3CkBEw31sLyDCF3tJdeDnfCchLJg8CoMQVBYfCAEkKGo2jY2cGjg0mJAEHiajp3okAuNuJYqCYQSBNA1UGMk2TpIMJh9Rk4TpwbSIrjeDS1O0FTlI0-UG09N53FuDtlOMszZxUcySK4eZxK3WNFKc-ZDimE5lX1MTNLMvJvK8kiTnY7z2OTKcI3IkK7NofUWD8Hz4tY-F0WOZCovS3zF...

Ce que l'on remarque :

• La partie Pmos est la même que la partie Nmos
  • L'on inverse simplement les inputs (!S0 -> S0).
• Il y a 2 partie au design.
  • Une partie décodage.
  • Une partie avec les inputs.
• Les inputs sont au centre du design.
• Le décodeur encercle les inputs, (moitié dessus, moitié dessous)
  • Cette manière de faire vise simplement a minimiser le nombre de transistor par entrée de contrôle (sachant que celui-ci double par étage de décodage).
• Les inputs sont réparti par block.  
  • Plus il y a d'étage de décodage en dessous, plus il y a de block.
  • Plus il y a d'étage de décodage au dessus, plus il y a d'élément par block
• Plus il y a d'entrée plus il y a d'étage.
  • Ce rapport est exactement de "N/2 + 1" (le +1 est l'étage des inputs).

Concernant les connections entre les inputs et les entrées de control, l'on peux voir qu'il y a une connexion "en 2D".

• Cela viens du fait que la partie du décodeur du bas adresse les blocks, (X).
• Et que la partie du décodeur du haut adresse les éléments dans ces blocks, (Y).

Cela est mieux visible sur les multiplexeur plus gros.

Il existe cependant un défaut majeur... (mux4 et plus !)

Les diodes anti-retour sont obligatoire !

Sans quoi le courant sortant du drain du Pmos actif,

entrerais dans un autre depuis le "drain",

atterrissant dans la "source" d'un autre et ressortant par le "drain" de ce dernier provoquant un court-circuit !