Depuis nand2 on ajoute :

• Haut
  • 1 pmos en parallèle(OR)
• Bas
  • 1 nmos en série(AND)

Depuis nand2 on ajoute :

• Haut
  • 1 pmos en série(AND).
• Bas
  • 1 nmos en parallèle(OR).

Depuis nand2 on ajoute :

• Haut
  • 2 pmos parallèle(OR) en série(AND).
• Bas
  • 2 nmos série(AND) en parallèle(OR).

Ce circuit contient :

• Haut
  • 3 pmos parallèle(OR).
  • 2 pmos parallèle(OR) en série(AND) du OR.
  • 1  pmos en parallèle(OR) des 3 gates du dessus.
• Bas
  • 3 nmos série(AND).
  • 2 nmos série(AND) en parallèle(OR) du AND.
  • 1  nmos en série(AND) des 3 gates du dessous.

Ce circuit contient :

• Haut
  • 2 pmos parallèle(OR)
  • 2 pmos série(AND) en parallèle (OR) du OR
• Bas
  • 2 nmos série(AND)
  • 2 nmos parallèle(OR) en série(AND) du AND

Et on inverse mixed_NAND !

Ce circuit contient :

• Haut
  • 2 nmos parallèle(OR) 
  • 2 nmos série(AND) en série(AND) du OR
• Bas
  • 2 pmos série(AND)
  • 2 pmos parallèle(OR) en parallèle (OR) du AND

Constat :

1. Ajouter un cmos en séries reviens a ajouter une gate AND.
2. Ajouter un cmos parallèles reviens a ajouter une gate OR.
3. Ajouter 2 cmos (AND / OR) en série(AND) ou en parallèle(OR), reviens a ajouter 2 gates.
4. Toute jonction entre nmos et pmos donne lieu a une inversion du résultat.
5. Le dernier niveau est l'inverter (il met automatiquement fin au circuit).
   1. Inclure une NAND ou une NOR dans un niveau implique un inverseur (fin du circuit).
   2. L'on peux utiliser ces inverseurs afin de concevoir une combinaison de gates qui mélange les and et les OR dans le même niveaux !
   3. Cependant cela reviens a utiliser 3 porte logique, et n'est donc d'aucun intérêt.